LaurentRemont 意法半导体嵌入式处理解决方案事业部副总裁、技术产品战略部总经理, Mar. 04, 2017 – 按照摩尔定律，芯片可容纳的晶体管数量每两年提高一倍。然而，摩尔定律不只是在同一颗芯片上将晶体管数量增加一倍的技术问题。摩尔定律暗示，随着芯片集成密度翻倍，功耗和性能都将会实现大幅度改进。在过去50年里，半导体工业一直按照摩尔定律发展，因为芯片的三个要素--价格、功耗和性能始终是在联动。

　　

　　在可预见的未来，半导体工业虽然能够继续证明摩尔定律的正确性，但是，当发展到当今最先进的28纳米技术节点以下时，却遭遇逆风阻挡前进步伐，因为在28纳米以后，技术复杂程度和制造成本都将大幅提升。综合考虑价格、功耗和性能三个要素，全耗尽型绝缘层上硅(FD-SOI)是芯片制造工艺向10纳米技术节点发展的最佳选择。

　　

　　对于芯片制造商、终端产品厂商和消费电子厂商，FD-SOI符合摩尔定律的三个要素的要求，而且是一个经过市场检验的解决方案，因为28纳米FD-SOI制造工艺现已投入量产。目前意法半导体正在部署14纳米的FD-SOI技术，预计2015年后投入量产，而10纳米FD-SOI技术还处于研发阶段。

　　

　　最终，成本是任何制造工艺能否带来投资收益的决定性因素。与传统的基板（bulk）CMOS制造工艺相比，FD-SOI是一项全新的技术，所用的晶片也稍贵，但是，更为简单的结构使其成为30纳米以下的技术节点中成本效益最高的制造工艺。如果采用28纳米技术制作一颗晶片，在相同的选件和金属层条件下，FD-SOI需要38个掩模，而某些基板CMOS则需要多达50个掩模。FD-SOI缩减制造工序15%，缩短交货期10%，这两大优点可大幅降低成本。此外，掩模数量和制造工序减少有助于提高产品良率，从而进一步降低成本。